Стълбата: стъпалото ULSB
АЦП превръща напрежение в число. Обхватът от 0 до опорното напрежение Uоп се дели на 2ᴺ еднакви стъпала. Височината на едно стъпало е ULSB = Uоп/2ᴺ, а числото на изхода казва на кое стъпало е входът. Каквото е между две стъпала, се губи: това е грешката от квантуване, до половин стъпало. Тя се държи като шум, затова всеки бит добавя около 6 dB към отношението сигнал/шум: SNR ≈ 6N + 1,8 dB.
Пример: 10-битов АЦП с Uоп = 5 V има стъпало 5/1024 ≈ 4,9 mV. Входът 2 V пада на стъпало ≈ 410, а SNR ≈ 62 dB.
Преобразуването отнема време t_A. Ако сигналът се мени междувременно, се появява апертурна грешка. Затова пред АЦП стои схема следене-запомняне (S/H): тя „снима“ напрежението и го държи неподвижно, докато АЦП мисли. Тогава е достатъчно да се дискретизира с f ≥ 2f_макс (теоремата за дискретизацията).
Паралелният (flash) АЦП: всички стъпала наведнъж
Най-бързият начин е да питаш всички стъпала едновременно. Резисторна стълба дели Uоп на 2ᴺ части, а 2ᴺ − 1 компаратора сравняват входа всеки със своя праг. Най-долният резистор е 0,5R, за да са праговете на половин стъпало, т.е. АЦП закръглява. Компараторите под входа дават 1, тези над него – 0. Получава се термометричен код, като стълбче живак. Приоритетен шифратор (тема 18) го превръща в двоичен, а D-тригери (тема 21) стробират изходите.
Тук Uоп = 8 V, затова стъпалото е 1 V, а входът е 4,4 V. Компараторите дават 1111000, т.е. код 4 = 100.
Всеки компаратор е ОУ без обратна връзка (тема 8). Светят тези, чийто праг е под входа: колкото по-високо е напрежението, толкова по-високо стига „живакът“. Отговорът идва за времето на един компаратор, затова flash стига до гигаотчети в секунда. Цената е броят: за 8 бита са 255 компаратора, за 10 бита – 1023. Затова flash рядко е над 6–10 бита.
Паралелно-последователният АЦП прави компромис. Груб flash намира старшите N/2 бита. ЦАП (тема 27) ги връща в напрежение, то се изважда от входа, разликата се усилва и втори flash намира младшите. За 8 бита са нужни 2 × 15 = 30 компаратора вместо 255.
SAR: играта „Познай числото“
АЦП с последователно приближение (SAR) има само един компаратор, един ЦАП и регистър. Познава числото като в играта: „по-голямо ли е от половината?“ – да → „от три четвърти?“ – не → … Всеки въпрос решава един бит, от старшия към младшия, затова за N бита трябват N такта. Средно бърз и евтин, той е в почти всеки микроконтролер.
Тук АЦП е 8-битов, Uоп = 2,56 V (стъпало 10 mV), а входът е 2 V. Резултатът след 8 такта е 200 = 11001000, т.е. 2 V.
Какво пробва ЦАП на всеки такт
пробното ниво на ЦАП входът Ui
| Такт | Пробва | Ui над него? | Бит |
|---|---|---|---|
| 1 | 1,28 V | да | b7 = 1 |
| 2 | 1,92 V | да | b6 = 1 |
| 3 | 2,24 V | не | b5 = 0 |
| 4 | 2,08 V | не | b4 = 0 |
| … |
Зелените стебла са пробите. Първата винаги е половината (1,28 V). После всяка се мести с наполовина по-малка крачка към жълтия пунктир, нагоре или надолу. След 8 такта пробата е на по-малко от стъпало от входа.
Следящият (компенсационен) АЦП е по-бавен роднина: реверсивен брояч (тема 24) „гони“ входа нагоре и надолу, а ЦАП и два компаратора казват накъде.
Двутактно-интегриращ: кофата с часовник
Този АЦП мери време вместо напрежение. Има интегратор (тема 9) и работи на два такта:
- За точно t₁ интегрира входа Ui. Изходът пада, и колкото по-голямо е Ui, толкова по-дълбоко.
- Превключва на −Uоп и интегрира обратно до нула. Броячът брои тактовете, докато това стане: t₂ = t₁·Ui/Uоп.
Красотата е, че R, C и честотата на такта се съкращават. Ако RC е по-голямо, изходът пада по-малко, но и се връща по-бавно. Затова е много точен (до 0,01 %) и устойчив на шум: смущенията с честота 50 Hz се усредняват, ако t₁ = 20 ms. Цената е бавността. Това е АЦП-то на цифровите мултицети.
Тук Ui = 1,5 V, Uоп = 2 V, t₁ = 20 ms, а RC = 10 ms. Интеграторът пада до −3 V, връща се за t₂ = 15 ms, а броячът със 100 kHz отброява:
вход на интегратора интегратор нула
Мести RC: жълтото пада по-плитко или по-дълбоко, но се връща в нулата в един и същи момент, и числото не мърда. Мести Ui: първият наклон се променя, вторият е винаги еднакъв, а t₂ расте пропорционално. При Ui = 1,5 V идеалната схема би отброила точно 1500 (t₂ = 15 ms). Тук излиза с няколко по-малко, защото ОУ не е идеален: усилването му е крайно. Дисплеят е мултицет с обхват 2 V.
Сигма-делта и изборът на тип
Σ-Δ АЦП мери с много висока честота (свръхдискретизация), но само с 1 бит. Модулаторът дава поток от 0 и 1, чиято гъстота следва входа. Цифров ФНЧ и дециматор после го усредняват до много бита. Шумът от квантуване се „изтласква“ към високите честоти, където филтърът го маха. Така се стига до 24 бита за звука и прецизните измервания.
| Тип | Бързина | Бита | Къде |
|---|---|---|---|
| Flash | до GSPS | 6–10 | осцилоскопи, радари |
| Паралелно-последователен | десетки–стотици MSPS | 8–14 | видео, комуникации |
| SAR | до няколко MSPS | 8–18 | микроконтролери, сензори |
| Σ-Δ | до стотици kSPS | 16–24 | звук, везни, прецизни уреди |
| Двутактно-интегриращ | десетки SPS | 10–16+ | мултицети |
Колкото по-бърз е типът, толкова по-малко бита дава.
Самопроверка
1. 10-битов АЦП, Uоп = 5 V. Колко е стъпалото и кое стъпало е 2 V?
ULSB = 5/1024 ≈ 4,9 mV; 2 V/4,9 mV ≈ 410.
2. Колко компаратора има 8-битов flash АЦП?
2⁸ − 1 = 255.
3. Колко такта трябват на 12-битов SAR АЦП?
12 – по един на бит.
4. Защо при двутактно-интегриращия АЦП R и C не влияят на резултата?
И двата наклона са пропорционални на 1/RC: изходът пада до Ui·t₁/RC и се връща със скорост Uоп/RC – RC се съкращава и t₂ = t₁·Ui/Uоп.
5. Колко е SNR на идеален 16-битов АЦП?
6,02·16 + 1,76 ≈ 98 dB.